Selain tugas praktikum, kita akan menyelesaikan studi kasus yang ada pada modul-modul praktikum. Berikut adalah studi kasus pada modul 1 :
Berikut adalah sintaks program pada studi kasus 1 :
<!DOCTYPE HTML>
<html>
<head>
<title>BUS SISTEM</title>
<link rel="shortcut icon" href="um.ico">
</head>
<body>
<h1 align="center">BUS SISTEM</h1>
<hr>
</body>
<body bgcolor ="aqua">
<body>
<p align="left">
Penjelasan Mengenai Bus Sistem
<p align="justify">
Inti sebuah motherboard (chipset) adalah beberapa bus yang menghantarkan sinyal antar masing-masing komponen. Bus dapat disebut sebagai lintasan umum atau bersama yang digunakan untuk transfer data. Untuk komunikasi data, jalur ini dapat juga untuk komunikasi dua buah komputer atau lebih.
<br />
<p align="justify">
Prosesor, memori utama, dan perangkat I/O dapat diinterkoneksikan dengan menggunakan bus bersama yang fungsi utamanya adalah menyediakan jalur komunikasi untuk transfer data. Bus tersebut menyediakan jalur yang diperlukan untuk mendukung interrupt dan arbitrasi. Protokol bus adalah set aturan yang mengatur kelakuan berbagai perangkat yang terhubung ke bus yaitu kapan harus meletakkan informasi ke dalam bus, menyatakan sinyal control, dan lain sebagainya.
<br />
<img src ="images.jpeg">
<p align="justify">Sinyal kontrol bus juga membawa informasi timing. Sinyal tersebut menetapkan waktu kapan prosesor dan perangkat I/O dapat meletakkan bus atau menerima data dari bus. Skema yang telah ditemukan untuk transfer data melalui bus dapat diklasifikasikan sebagai skema synchronous dan asynchronous.
<br />
<p align="justify">
Dalam setiap operasi transfer data, suatu perangkat memainkan peranan sebagai master, ini adalah perangkat yang menganisiasi transfer data dengan mengeluarkan perintah baca atau tulis.
<br />
<p align="justify">
Bus tersebut mayoritas terdapat dalam komputer komersial. Misal bus pada family prosesor 68000 memiliki dua mode operasi yaitu satu asynchronous dan satu synchronous. Keuntungan bus asynchronous adalah proses handshake menghilangkan kebutuhan sinkronisasi clock sender dan reciever sehingga menyederhanakan desain timing. Kecepatan transfer data pada bus asynchronous yang dikontrol oleh full handshake dibatasi oleh fakta bahwa tiap transfer melibatkan dua jeda round trip.
<br />
<p align="justify">
Bus disusun secara hierarkis, karena setiap bus yang memiliki kecepatan rendah akan dihubungkan dengan bus yang memiliki kecepatan tinggi. Setiap perangkat didalam sistem juga dihubungkan kesalah satu bus yang ada.
<br />
<p align="justify">
Berikut ini beberapa bus dalam komputer :
<br />
a. Bus Prosesor
<br />
b. Bus Arbitrasi
<hr>
<hr width ="500">
<body bgcolor ="aqua">
</body>
</html>
Dan berikut adalah printscreen studi kasus pada sintaks diatas :
Tidak ada komentar:
Posting Komentar